커뮤니티 | Community

공지사항 - 대학생활

[행사] “Design Technology Co-Optimization (DTCO) Techniques in 3nm Gate All Around Technology” 세미나 안내

이아름l2021-05-31l 조회수 743


“Design Technology Co-Optimization (DTCO) Techniques in 3nm Gate All Around Technology”


일시: 2021. 6. 7. (월) 13:00 – 14:30

장소: 신공학관 301동 620호

Abstract
Samsung Foundry 는 최근 선단 노드 공정 개발을 통한 Foundry 기술력 확보를 추진 중입니다. 특히, 3nm에서는 Gate-All-Around (GAA) 라는 Innovative Transistor를 개발하여, Logic 공정의 Breakthrough를 추진 중입니다. 그런데, 이러한 최첨단 선단 노드가 갖는 장점이 실제 Designer들에게 잘 전달되기 위해서는 PPA를 최적화하는 Design Technology Co-Optimization (DTCO) 기술이 필요합니다. DTCO는 공정이 주는 Recipe를 잘 조절하여, 최적의 경쟁력을 갖출 수 있도록 하는 일련의 활동들입니다. 본 강의에서는 3nm GAA 공정이 주는 장점을 설계자 관점에서 해석하고, 그것의 Benefit을 최적화 하기 위한 일련의 DTCO 활동에 대해서 소개하고자 합니다. System-On-Chip (SOC) 설계의 주요한 설계 Block인 Standard Cell, SRAM Compiler 에 대한 회로 및 Architecture 소개를 하고자 합니다. 공정/설계의 bridge 연구를 하는 연구원들이나, Digital Circuit, EDA Tool 기술 연구, SOC 설계를 하는 연구원들에게 소개하여 Intuition을 주는 목적이 있으며, Foundry 사업부의 기술력을 소개하는 목적이 있습니다.

Lecturer:
송태중 상무 (Samsung Electronics Co., Ltd.)


Biography
- 1997 Samsung Electronics, Library
- 2005 Georgia Tech. ECE, Ph.D. (RF circuit & system)
- 2017 Samsung Foundry, Design Enablement, VP
- Digital/Analog/RF Circuit Design
- DTCO (Design Technology Co Optimization)
- Technology Definition, Low-Power, High-Speed Design Solution
- ISSC (5), JSSC (2)

담당 교수: 김태환 ( tkim@snucad.snu.ac.kr )
문의: 조경록 ( 02-880-9134, jkr2100@snucad.snu.ac.kr)

RELATED LINKS



학부연구실+ more  


TOP