최재혁 교수가 이끄는 반도체회로 및 시스템 설계 연구실 (ICSL) "신유환, 조용우, 이준석, 김종화" 연구원 팀과 "조윤서, 장세헌, 정서희" 연구원 팀이 올해로 24회를 맞은 "제24회 대한민국반도체설계대전"에서 산업통상자원부장관상을 각각 수상하였다.

작품명 1. 차세대 고속 DRAM 인터페이스에서 초저전력 신호 분배를 위한 노이즈 필터링 효과를 갖는 직교 신호 생성기
작품명 2. 차세대 고속 데이터 통신 클락을 위한 파워 게이팅 기법을 이용한 링 타입 전압 제어 발진기 기반 고속 주파수 체배 지연 고정 루프